Sign in to follow this  
Followers 0

Prüfung, 12.03.2020

1 post in this topic

Posted

Bei der Prüfung am 12.03.2020 wurden unter anderem folgende Fragen gestellt (alle Angaben ohne Gewähr)

1) 2fach voll assoz. Cache mit 16 Lines.

  •     Wie viele Entscheide?
  •     Bit im Tag?
  •     Bei geg. Adresse die Bit im Tag bestimmen
  •     noch irgendetwas

2) dynamische Sprungzielvorhersage
3) Pseudocode war gegegen

  •     ADD R2, R3, R4 ; usw
  •     ankreuzen, wo Data Hazard auftreten kann, wenn keine Gegenmaßnahmen getroffen werden

4) 70% parallelisierbar, berechnen Sie den Speed-Up (amdahls law)
5) Was muss konfiguriert werden, um Led zum Leuchten zu bringen.
6) Gayski-Chart: Beschreiben Sie: Synthese, Analyse, Abstraktion, usw.
7) Unterschied VHDL mit prozedualen Sprachen.
8) Entity-Architecture Pair
9) MoC: Was ist das, welche wird bei VHDL verwendet, Vergleich mit anderer MoC;
10) Delta Time
11) Mealy und Morre FSM
12) Während dem einen Interrupt tritt ein anderer Interrupt gleicher Priorität auf; Was passiert, wenn ohne und mit Daisy Chain gearbeitet wird.
13) Taktquellen beim STM32
14) SPI: welche Schaltungsmöglichkeiten gibt es? (Auswahl über NSS, oder Daisy Chain)
15) Timer: Counting Mode; Welche Funktionen noch? (Capture&Compare), Wie wird PWM realisiert?
16) NVIC: worfür steht N und V im Wort NVIC; Erklären Sie diese Begriffe.
17) USART: Welche Probleme können auftreten, wenn Sener und Empfänger unterschiedliche Baudraten eingestellt haben?
18)TLB

insgesamt waren es 20 Fragen (die letzten zwei wollen mir nicht mehr einfallen, sry)

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!


Register a new account

Sign in

Already have an account? Sign in here.


Sign In Now
Sign in to follow this  
Followers 0