VO- Prüfungsfragen 22.01.2018


18 Beiträge in diesem Thema

Geschrieben

Servus Leute ich wollte euch  fragen ob jemand so nett ist und die fragen von 22.01.2018 uns mitteilen würde .

 

LG Fatih

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

Ja bitte wäre super. Gibt es vielleicht alte Prüfungen?

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben (bearbeitet)

here sind die fragen, an die ich mich erinnern kann. 

1- gayjski chart
2- taktquellen stm32
3- writeback - write through
4- exti konfigurattion einstellungen
5- probleme bei mehr stufigen pipeline
6- spi
7- delta time
8- arm und stm ähnlichkeiten
9- data forwarding
10- concurrent vs sequentiell vhdl. methoden für den sequentille ausführung in vhdl
11- timers in stm. upcounting modus, periodendauer
12- uart vs usart, warum baudrate nicht benötigt bei usart?
13- uart konfigurationseinstellung.
14- interrupt 12 taktzyklen. Harward- architecture pons and cons
15- direct mapping vs vollassoziativen mapping
16- signal vs variable in vhdl
17- bedingte anweisung in arm or stm. pons?
18- hardwareabstraction und level of abstraction vergleich oder so..

mfg

bearbeitet von mominie
2 Personen gefällt das

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

ok cool danke. waren es multiple choice fragen oder musste man selber alles beantworten in eignen worten?

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

Es gab keine mc fragen. 

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

ok danke :)

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

here sind die fragen, an die ich mich erinnern kann. 

1- gayjski chart
2- taktquellen stm32
3- writeback - write through
4- exti konfigurattion einstellungen
5- probleme bei mehr stufigen pipeline
6- spi
7- delta time
8- arm und stm ähnlichkeiten
9- data forwarding
10- concurrent vs sequentiell vhdl. methoden für den sequentille ausführung in vhdl
11- timers in stm. upcounting modus, periodendauer
12- uart vs usart, warum baudrate nicht benötigt bei usart?
13- uart konfigurationseinstellung.
14- interrupt 12 taktzyklen. Harward- architecture pons and cons
15- direct mapping vs vollassoziativen mapping
16- signal vs variable in vhdl
17- bedingte anweisung in arm or stm. pons?
18- hardwareabstraction und level of abstraction vergleich oder so..

mfg

Vielen dank für die Fragen.Weißt du vlt wann der Einsichtstermin für diese Klasur ist?

lg fatih

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

Kann jemand mir bitte sagen, wie sollte ich mich für die Prüfung vorbereiten?! 

Die Folien sind nicht genug.

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

Kann jemand mir bitte sagen, wie sollte ich mich für die Prüfung vorbereiten?! 

Die Folien sind nicht genug.

Ja das würde mich auch interessieren.

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

weiß jemand ab wann es Ergebnisse vom 22. Jänner gibt?

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

weiss jemand welche fragen am 20.03.18 gekommen sind?

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

weiss jemand welche fragen am 20.03.18 gekommen sind?

Auf das kann ich mich noch erinnern:

1.Moore und Mealy in VHDL
2.Delta Zeit VHDL
3.Data forwarding (Pipeline)
4.Sram vs Dram Vor- und Nachteilen
5.Aufbau einer Übertragung beim USART(start bit, datenbits, stop bit... wie funktioniert es und was kann man da konfigurieren) Stm32
6.Speicherhierarchie
7.Alternate function Stm32
8.Direct vs vollassoziativen mapping
9.Unterschied zwischen VHDL und den anderen Programiersprachen(C, Java..)
10.Wann und wofür braucht man "modified/dirty bit"
11.GPIO Pin als EXTI Stm32
12.Taktquellen Stm32
13.Spi Stm32
14.Timers in Stm32(was machen die, upcounting mode, periodendauer)
15.Components in VHDL
16. Irgendwas über Cortex..

1 Person gefällt das

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

@Fatimaaa dankee!!

1 Person gefällt das

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

VO Prüfung 29.05.2018

Angabe:

  1. Bei einem ARM Prozessor dauert es bis es von einem Interrupt Event zu einer ISR kommt 12 cycles. Welchen Vorteil bietet die Harward Architektur bezüglich tail chaining?

  2. Beschreiben Sie die mind. 3 Unterschiede zwischen VHDL und anderen Programmiersprachen (java, c)

  3. Was sind die Unterschiede zwischen concurrent und sequentiellen Statements in VHDL. Wie kann man in VHLD ein sequentielles statement verwenden?

  4. Man hatte eine while schleife, die das RXNE Flag vom USART abgefragt hat mit != set. Was ist der Nachteil davon und wie kann man das verbessern?

  5. Beschreiben Sie, was VHDL Packages sind und wofür sie verwendet

  6. Beschreiben Sie die Unterschiede zwischen Variablen und Signalen in VHDL

  7. Was muss alles konfiguriert werden, wenn man einen GPIO als EXTI verwenden will.

  8. Beschreiben Sie wie die diskrete event MoC bzgl. Simulation in VHDL funktioniert.

  9. Unterschied zwischen USART und UART. Warum braucht man bei USART keine Baudrate?

  10. Beschreiben Sie, welche Komponenten von ARM beim STM verwendet werden.

  11. Was ist operand forwarding und nennen Sie ein Beispiel

  12. Zählen Sie die 4 Taktquellen vom STM32F334R8 auf und beschreiben Sie diese.

  13. Welche Grundfunktionen vom Timer gibt es und erklären Sie diese. Wie kann die

  14. Periodendauer eingestellt werden?

  15. Welche Möglichkeiten bei einem Write hit gibt es, wenn zum selben Zeitpunkt in dasselbe Ziel geschrieben werden soll?(problem bei mehrstufiger pipeline) bzw. [Nehmen wir an, sie möchten etwas in den Hauptspeicher schreiben aber an dieselbe Quelle]

  16. Was ist die alternate funktion beim STM und nennen Sie mindestens zwei Beispiele.

  17. Wozu braucht man das modified (dirty) Bit und wann wird es verwendet

  18. Beschreiben Sie die Unterschiede von statischer Branch hervorsage und dynamischer Branch hervorsage. Warum ist die Branch prediction sinnvoll?

  19. Was ist TLB (transfer lookaside buffer) und wofür ist er da?

  20. fällt mir nicht ein

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

VO Prüfung 29.05.2018

Angabe:

  1. Bei einem ARM Prozessor dauert es bis es von einem Interrupt Event zu einer ISR kommt 12 cycles. Welchen Vorteil bietet die Harward Architektur bezüglich tail chaining?

  2. Beschreiben Sie die mind. 3 Unterschiede zwischen VHDL und anderen Programmiersprachen (java, c)

  3. Was sind die Unterschiede zwischen concurrent und sequentiellen Statements in VHDL. Wie kann man in VHLD ein sequentielles statement verwenden?

  4. Man hatte eine while schleife, die das RXNE Flag vom USART abgefragt hat mit != set. Was ist der Nachteil davon und wie kann man das verbessern?

  5. Beschreiben Sie, was VHDL Packages sind und wofür sie verwendet

  6. Beschreiben Sie die Unterschiede zwischen Variablen und Signalen in VHDL

  7. Was muss alles konfiguriert werden, wenn man einen GPIO als EXTI verwenden will.

  8. Beschreiben Sie wie die diskrete event MoC bzgl. Simulation in VHDL funktioniert.

  9. Unterschied zwischen USART und UART. Warum braucht man bei USART keine Baudrate?

  10. Beschreiben Sie, welche Komponenten von ARM beim STM verwendet werden.

  11. Was ist operand forwarding und nennen Sie ein Beispiel

  12. Zählen Sie die 4 Taktquellen vom STM32F334R8 auf und beschreiben Sie diese.

  13. Welche Grundfunktionen vom Timer gibt es und erklären Sie diese. Wie kann die

  14. Periodendauer eingestellt werden?

  15. Welche Möglichkeiten bei einem Write hit gibt es, wenn zum selben Zeitpunkt in dasselbe Ziel geschrieben werden soll?(problem bei mehrstufiger pipeline) bzw. [Nehmen wir an, sie möchten etwas in den Hauptspeicher schreiben aber an dieselbe Quelle]

  16. Was ist die alternate funktion beim STM und nennen Sie mindestens zwei Beispiele.

  17. Wozu braucht man das modified (dirty) Bit und wann wird es verwendet

  18. Beschreiben Sie die Unterschiede von statischer Branch hervorsage und dynamischer Branch hervorsage. Warum ist die Branch prediction sinnvoll?

  19. Was ist TLB (transfer lookaside buffer) und wofür ist er da?

  20. fällt mir nicht ein

-) Tailchaining

-) Prozesse aktivieren & stillegen

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

Auch vorgekommen:

1. std_logic vs. std_ulogic

2.Entity-Architecture Paar und Codebeispiel dazu

 

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

Hier sind noch weitere Fragen die zur Prüfung gekommen sind

1. Stacking
2. Late Arrival
3. Warum werden sowohl Signals als auch Variables verwendet
4. Data Forwarding Codebeispiel
5. SPI: Master mit mehreren Slaves erklären
6. Analog vs Digital Simulation
7. PWM

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Geschrieben

Prüfung vom 05.12.2018

Prinzipiell sehr ähnliche Fragen zu den vorherigen Prüfungen. 17 von 20 Fragen + 3 neue Fragen

  • Wie implementiert man einen ROM in VHDL
  • Wie implementiert man einen Vektor in VHDL
  • Amdahls Law bezüglich Parallelität herleiten

Das einzige was mir bezüglich den VHDL Fragen einfiele wäre Wahrheitstabellen implementierung mittels With-select-when statment, weiß aber nicht ob das richtig ist.

Amdahls Law kommt gar nicht in den Folien vor. Das sollte man vielleicht googlen.

Im Anhang für ich noch meine Zusammenfassung hinzu. 

Beste Grüße

Zusammenfassung.pdf

Diesen Beitrag teilen


Link zum Beitrag
Auf anderen Seiten teilen

Erstelle ein Benutzerkonto oder melde dich an um zu kommentieren

Du musst ein Benutzerkonto haben um einen Kommentar hinterlassen zu können

Benutzerkonto erstellen

Neues Benutzerkonto für unsere Community erstellen. Geht einfach!


Neues Benutzerkonto erstellen

Anmelden

Du hast bereits ein Benutzerkonto? Melde dich hier an.


Jetzt anmelden