Seugeil

Members
  • Content count

    21
  • Joined

  • Last visited


Community Reputation

3 Neutral

About Seugeil

  • Rank
    immer öfter hier

Recent Profile Visitors


670 profile views

Seugeil's Activity

  1. Seugeil added a topic in VU Messtechnik   

    Beispiel Zeit-Spannungs-Umsetzer
    Servus
    Hat wer die Lösung füe dieses Beispiel?
    Danke!
    LG

    • 1 reply
    • 163 views
  2. Seugeil added a post in a topic Fehler in den offiziellen Lösungen   

    oja hast recht!
    Vielen Dank
    • 0
  3. Seugeil added a post in a topic Fehler in den offiziellen Lösungen   

    könnte es sein dass 2d) von der 10.10.2017 auch falsch ist?
    Danke! 
    LG
    • 0
  4. Seugeil added a post in a topic Prüfungstermin 19.05. - gemeinsames Vorbereiten   

    Weisst wer vielleicht was mit Polarisationszustand beim punkt 3 gemeint wurde ?
    Danke im vorhinein.
    LG

    • 0
  5. Seugeil added a post in a topic 2. Klausur 2020   

    Kap. 5 und 7 
    • 1
  6. Seugeil added a post in a topic Prüfung 21.8.19   

    Hi, hat schon wer ein Ergebnis von der Prüfung bekommen? 
    • 0
  7. Seugeil added a post in a topic Prüfung 3.07.2019   

    Feiginov выходи, мы тебя узнали..
    • 1
  8. Seugeil added a post in a topic Wie viel Punkte muss man erreichen um zur mündliche Prüfung anzutreten   

    Man muss bei Übungen >= 50% UND bei Übungstests >= 50% haben, um VU Prüfung antreten zu dürfen.
    • 0
  9. Seugeil added a topic in VU Signale und Systeme 2   

    Mündliche Prüfung 03.12
    Könnte jemand kurz berichten, wie die mündliche Prüfung bei Prof. Görtz läuft.
    Wäre sehr dankbar dafür! 
    • 0 replies
    • 245 views
  10. Seugeil added a post in a topic Task 5 & 6 2018W   

     
     
    Achso JA!!
    VIelen Dank!!!!!
    • 0
  11. Seugeil added a post in a topic Task 5 & 6 2018W   

    Sorry, dass ich noch einmal frage, aber kann den Fehler immer wieder nicht finden.
    Danke, falls jmd helfen kann.
     
    library IEEE;use IEEE.std_logic_1164.all;use IEEE.numeric_std.all; architecture behavior of cache is   subtype cache_entry_t is std_logic_vector(12-1 downto 0);type cache_t is array(0 to 24-1) of cache_entry_t;          constant cache : cache_t := (    "100001000001",        "101001011000",        "110100000011",        "111111000111",        "111110101111",        "111111001101",        "100001110000",        "100011001000",        "011101100001",        "101101011000",        "111111111010",        "100010001001",        "110011000101",        "000011101011",        "111101110001",        "111111010011",        "101011001011",        "111101100101",        "100001100111",        "110101010110",        "111010000110",        "111100011001",        "111101110000",        "101101101110"        ); beginprocess (clk)    variable tag   : std_logic_vector(5-1 downto 0);        variable index : integer range 0 to 31;                variable data_out  : std_logic_vector(7-1 downto 0);        variable ch_cm_out : std_logic;    begin        data_out  := (others => 'Z');        ch_cm_out := '0';            if (falling_edge(clk)) then             if en_read = '1' then                index := to_integer(unsigned(addr(4 downto 0)));            tag   := addr(8-1 downto 3);                                if index <= cache'high and cache(index)(12-1 downto 7) = tag then                                                 data_out  := cache(index)(7-1 downto 0);                ch_cm_out := '1';                                end if;            end if;            data  <= data_out;ch_cm <= ch_cm_out;                    end if;    end process; end behavior;  Error report:

    Your submitted behavior file does not behave like specified in the task description:
    For en_read = '1' and addr = "1010000001" the outputs should be data = "1011000" and ch_cm = '1' at the next falling_edge but your cache returns data = "ZZZZZZZ" and ch_cm = '0'.   desc_52_Task6.pdf
    • 0
  12. Seugeil added a post in a topic Task 5 & 6 2018W   

    Vielen Dank, das hat geklappt mit der Zeile 56.
    Aber es gibt folgende Fehlermeldung beim vergleich der en_read aus.
    Your submitted behavior file does not behave like specified in the task description:
    For en_read = '1' and addr = "1010000001" the outputs should be data = "1011000" and ch_cm = '1' at the next falling_edge but your cache returns data = "ZZZZZZZ" and ch_cm = '0'.
    Hast du vllt eine Idee.
    Danke im Voraus!
    • 0
  13. Seugeil added a post in a topic Task 5 & 6 2018W   

    Wäre sehr dankbar für eure Hilfe.
    Error report:

    Your submitted behavior file does not behave like specified in the task description:
    For en_read = '1' and addr = "1010000001" the outputs should be data = "1011000" and ch_cm = '1' at the next falling_edge but your cache returns data = "ZZZZZZZ" and ch_cm = '0'.
    ** Warning: cache_beh.vhdl(56): (vcom-1083) Implicit array operator "=" always returns FALSE (left length 7 is not equal to right length 5).
    ... komme nicht weiter.
    Danke!
    cache_beh.vhdl
    desc_52_Task6.pdf
    • 0
  14. Seugeil added a post in a topic Task 4   

    Bei den Punkt
    Für Eingaenge, für die kein Übergang definiert ist, sollen sich Ausgang und Zustand nicht ändern. 
    muss man die Ausgänge einfach "00" setzen?
    • 0
  15. Seugeil added a post in a topic Task 4   

    :D 
    Hab gedacht, wir haben eh alle das gleiche Angabe gekriegt.
    Hier was ich hab
    Danke desc_52_Task4.pdf
    • 0