halbawgn

Members
  • Gesamte Inhalte

    32
  • Benutzer seit

  • Letzter Besuch


Ansehen in der Community

0 Neutral

Über halbawgn

  • Rang
    Maturant

Profile Information

  • Gender Not Telling
  • Location parameter µ ∈ R^n

Letzte Besucher des Profils


419 Profilaufrufe

halbawgn's Aktivitäten

  1. halbawgn hat den im Thema hinzugefügt: VHDL & STM32 Test WS2018/19   

    Wie viele verschiedene Angaben gibt es für Task 8?
    teaching.idallen.com/dat2343/10f/notes/040_overflow.txt
     
    • 0
  2. halbawgn hat den im Thema hinzugefügt: Literatur   

    Ok,danke das könnte gut sein.
    [Behzad Razavi] Fundamentals of Microelectronics
    • 0
  3. halbawgn hat Thema hinzugefügt: VU Analoge Integrierte Schaltungen   

    Literatur
    Hallo,
    kann mir bitte jemand Literatur zur VU AIS empfehlen?
    lg & Danke
    • 1 Antwort
    • 38 Aufrufe
  4. halbawgn hat den im Thema hinzugefügt: Laborübung WS18   

  5. halbawgn hat den im Thema hinzugefügt: Laborübung WS18   

  6. halbawgn hat den im Thema hinzugefügt: Laborübung WS18   

  7. halbawgn hat den im Thema hinzugefügt: Laborübung WS18   

  8. halbawgn hat den im Thema hinzugefügt: Laborübung WS18   

  9. halbawgn hat den im Thema hinzugefügt: Laborübung WS18   

  10. halbawgn hat Thema hinzugefügt: VU Sensorik   

    Laborübung WS18
    Hallo,
    Anhaltspunkt Laborübung 
     
     
     
     
     
     
    • 6 Antworten
    • 86 Aufrufe
  11. halbawgn hat den im Thema hinzugefügt: Task 7 2018W   

    K
    • 0
  12. halbawgn hat Thema hinzugefügt: UE Mikrocomputer   

    VHDL & STM32 Test WS2018/19
    Hallo liebe Menschen und Menschgebliebene,
    Kann mir bitte jemand erklären ob zur Prüfung für den Übungsteil  die VHDL Beispiele aus dem gesamten Pool der Angaben kommen oder nur aus denen die man bekommen hat?
    Es unterscheiden sich ja bis auf Task 5 und Task 8 die Vorgehensweise zur Lösung kaum.
     
    Falls jemand Tipps zur Vorbereitung hat freu ich mich darauf.
    • 1 Antwort
    • 161 Aufrufe
  13. halbawgn hat den im Thema hinzugefügt: Task 7 2018W   

    LIBRARY IEEE; USE IEEE.std_logic_1164.all; ARCHITECTURE behavior OF pwm IS CONSTANT freq_clk : integer := 50000000; CONSTANT freq_pwm : integer := 25000; CONSTANT rep_pwm : integer := freq_clk/freq_pwm; CONSTANT duty_cycle : integer := integer (0.26 * real(rep_pwm) ); SIGNAL counter : integer RANGE 0 TO rep_pwm-1 := 0; BEGIN PROCESS(CLK) BEGIN IF rising_edge(CLK) THEN IF (counter = rep_pwm-1) THEN counter <= 0; ELSE counter <= counter + 1; END IF; END IF; END PROCESS; O <= '1' WHEN counter<duty_cycle ELSE '0'; END behavior;  
    • 0
  14. halbawgn hat den im Thema hinzugefügt: Task 7 2018W   

    Hat jemand das arithmetic bsp gemacht?
    lg
    • 0
  15. halbawgn hat den im Thema hinzugefügt: Task 7 2018W   

    if (counter = rep_pwm-1) then counter else counter endif; Versteh ich nicht. Da fehlt was +- 1
    • 0