Denis2017

Members
 View profile  See their activity

  • Content count

    8

  • Joined

  • Last visited


Community Reputation

8 Neutral

About Denis2017

  • Rank
    ist neu hier

Recent Profile Visitors


631 profile views

Denis2017's Activity



  1. Denis2017 added a topic in VU Digitale Integrierte Schaltungen   

    Prüfungsfragen Anfang 2018
    Anbei ein paar Fragen die ich bei mir gesammelt hatte zu der DIS Prüfung die ich Anfang 2018 gemacht habe:
     
    - Technologisches Mapping
    - Zusammenschalten von State Machinen (Zustandsdiagramm zeichnen)
    - CMOS Gatter Aufbau
    - Delta Modell erklären (wichtig: deterministisch!)
    - Scanpath testing, mittels Schieberegister realisiert. Vorteile, Nachteile...
    - Binary Decision Diagramm
    - Mealy Moore Automaten
    - Implusverkürzung/Verlängerungsschaltung

     
    • 0 replies
    • 236 views


  2. Denis2017 added a topic in VU Dependable Systems   

    DepSys Sommer 2018
    Hallo,
     
    Ich habe Dependable Systems im Sommersemester 2018 gemacht. Die Firma TTTech ist für diese LVA verantwortlich. Im Grunde genommen war die LVA sehr einfach.
    Der Stoff ist nicht sehr umfangreich für die Prüfungsvorbereitung reichen 3-4 Tage. Ich hab ca 7 Tage lang gemütlich gelernt (2-3 stunden täglich). 
    Die Prüfung findet im TTTech Gebäude statt. Die Prüfung war sehr angenehm. Wir waren 5 Leute wobei jeder reihum gefragt wurde. Die Fragen waren allesamt in den Folien zu finden und nicht schwer zu beantworten.

    Neben der Prüfung gibt es noch eine Hausübung, die aus 3 Übungen besteht. Die Lösungen sind teilweise direkt in den Folien zu finden :)
    Die HÜ kann man an einem Nachmittag erledigen. Hier kann man alleine oder in einer Gruppe arbeiten und es ist ein kleines Protokoll zu erstellen.

    Alles in allem müsst ihr euch keine Sorgen machen!
    Hier noch ein paar hilfreiche Links:
    https://vowi.fsinf.at/wiki/TU_Wien:Dependable_Systems_VU_(Poledna)/Prüfungsordner#Kapitel_2
    https://vowi.fsinf.at/wiki/TU_Wien:Dependable_Systems_VU_(Poledna)#Pr.C3.BCfung.2C_Benotung 
    https://vowi.fsinf.at/wiki/TU_Wien:Dependable_Systems_VU_(Poledna)/Prüfung_2015-06-17
    • 0 replies
    • 753 views


  3. Denis2017 added a topic in UE Labor Analoge Integrierte Schaltungen   

    Labor 2018
    Ich habe das Labor im Sommersemester 2018 gemacht.

    Ich fand es war sehr einfach. Vom Aufwand her waren es 6 Laborübungen zu je 4 Stunden. Da man sich die Software die im Labor zur Simulation von Schaltungen verwendet wird nicht daheim downloaden kann, kann man auch keine Hausübungen machen bzw sich auch nicht auf Labors vorbereiten. Für das Labor braucht man allerdings auch keine Vorbereitung. Das erlernte während der Laboreinheiten reicht vollkommen um die Aufgaben im Labor zu meistern. Die Professorin hilft auch viel bei den Aufgaben.
    Für das Verständnis hilft es, wenn man zuvor die AIS Prüfung gemacht hat (ich hab AIS erst nach dem Labor gemacht). Hilfreich für das Labor ist es mit den Grundschaltungen vertraut zu sein (Stromspiegel, Inverter, Emitter- Basisschaltung, Differenzverstärker usw. )
    Am Ende bekommt man noch einen Termin für eine "Prüfung". Hier hat man eine Stunde Zeit eine mini Schaltung zu simulieren.
    Vom Aufwand her sind es also 25 Stunden da es fast keine Vorbereitung und kein Lernen zwischendurch gibt.
    P.S. Aufpassen bei der Anmeldung. Bei mir gabs nur 24 Plätze.

    Viel Glück!
    • 0 replies
    • 318 views


  4. Denis2017 added a topic in VO Betriebssysteme für Elektrotechnik   

    Prüfung Ende 2018
    Ich habe die Prüfung beim Prof Bartocci  ende 2018 gemacht.
    Es kamen 4 Beispiele, wobei alle seine Prüfungen ident waren (immer die gleichen Beispiel Typen) und sehr einfache Beispiele.
    Beim Puschner kommen 2 Beispiele und Theoriefragen. Die Theoriefragen sind oft ähnlich, also es reicht die alten Prüfungsfragen zu lernen. Bei den Beispielen kommen dann unterschiedliche, wobei immer ein Semaphorenbeispiel kommt. Dieses ist vom Verständnis her nicht schwer, aber es ist ein Rätselbeispiel. Also je nach Rätsel kann es kürzer oder länger dauern dieses zu lösen.
    Ich habe ca 1 Woche lang gelernt, Puschner, Bartocci Beispiele und Theorie und habe die Prüfung beim Bartocci gemacht.

    Meine Abschätzung für den mindest Lernauffwand für eine gute Note:
    * Bartocci: 1-2 Tage
    * Puschner: 7 Tage



     
    • 1 reply
    • 199 views


  5. Denis2017 added a topic in VU Analoge Integrierte Schaltungen   

    FragenKathalog und Prüfungseindrücke
    Anbei unsere Version des Fragenkathalogs (teilweise von den Kathalogen aus FET übernommen und verbessert/verschlechtert ^^). Keine Gewähr auf Richtigkeit.

    Prüfungseindruck:
    Die Prüfung ist machbar, wir haben 2 Wochen lang gelernt. Im Endeffekt wars nicht schwer.
    Unbedingt alte Prüfungen lernen (wir haben die BSP 2009 - 2012 gelernt). Die sind dann auch gekommen.
    Eventuell auch die Übungen anschauen, da werden im Prinzip alle Beispiele, die zu Prüfungen kommen, durchgenommen, teilweise viel komplizierter, aber es ist eine gute Quelle um eventuelle Fehler in den Ausabreitungen zu überprügen.
    Theoriefragen kommen dann ebenfalls aus dem Fragebogen.
    Viel Glück!
     
    Analoge Integrierte Schaltungen Fragen(2).pdf
    • 1 reply
    • 321 views


  6. Denis2017 added a topic in VO Prozesstechnologien der Mikroelektronik   

    Prüfung September 2018
    Prüfungsvorbereitung:
    ACHTUNG: Nicht alle Kapitel die zur Prüfung kommen werden ins TISS hochgeladen. Zwei von drei Teilen muss man sich aus dem Sekreteriat holen. (Bei meinem Termin wussten das nicht alle)
    Die Kapitel 2018 waren:
    Prof Schmid
    Dotieren von Halbleitern              Nasschemisches Ätzen               Poröses Silizium Trockenätztechnik       Aufbau und Verbindungstechnik           Prozessintegration in MEMS Bauteilen      Prof Wanzenböck
    Lithografie                  Deposition                     MOSFET                     Herstellung und Oxidation von Silizium    Prof Strasser
    Semiconductor Heterostrucutres        LEDs                     Laser diodes                   
    Prüfungsfragen:
    Welche Verfahren würde man anwenden um 2um Strukturen großflächig abzuscheiden (Klassische und Next Gen Litho)NILWelche Verfahren würde man anwenden um 30nm Strukturen abzuscheidenWie stellt man eine freistehende Struktur herWie kann man eine kleine Pyramide auf einer freistehenden Struktur herstellen (Diamantstruktur)Wie kann man diese Pyramide einseitig beschichten (Aufdampfen unter dem richtigen Winkel)Wie kann man tiefe Gräben herstellen, welche Ätzverfahren braucht manBosch VerfahrenWafer BondenLithografie MaskenProximity EffekteMit welchen Parametern kann man die Auflösung bei der Litho verbessern (Formel)ImplantationOLEDUnterschied Laser - LED 
    Prüfungseindrücke und Vorbereitung
    Die Prüfung habe ich beim Prof Wanzenböck gemacht. Wir waren zwei Studenten und wurden immer abwechselnd gefragt wobei die Prüfung hat 90min lang gedauert hat.
    Am Anfang hat man etwas Zeit sich Notizen zu den Fragen zu machen.
    Im Prinzip wird alles gefragt und auch sehr genau, bzw wird auf sehr viel Wert auf Verständnis gelegt. Uns wurden jeweils 6 Fragen zum Vorbereiten gegeben, aber bei der Beantwortung der Fragen kommen auch durchaus andere Themen zum Gespräch.
    Der Professor ist sehr nett und hilft viel, wenn man mal wo ansteht und bei der Benotung kann man sich nicht beschweren. Bei uns gabs eine Eins und eine Zwei.

    Die 800 Folien wirken am Anfang abschreckend, aber es ist nicht so schwer zumal man viel aus dem Bachelorstudium (Sensorik) kennt. Eine Woche Vorbereitung reicht auf jeden fall und man sollte auch andere Quellen konsultieren, wie zb das Sensorik Skript.

     
     
     
     
     
     
    • 0 replies
    • 331 views


  7. Denis2017 added a post in a topic Muendliche Pruefung 20.03.2018   

    Meine Fragen waren:
    - Scan Chain: FF aufzeichnen und diskutieren, wie viele Taktzyklen braucht man bei 50 FF um einen Test durchzuführen, dann vertiefend: Wozu macht man das? Wann macht man es? Welche ATPG Methoden gibt es?
    - Impulsverkürzer
     
     
    Andere Fragen:
    - Technologie Mapping
    - Delta Delay
    - BDD
    - Mealy/Moore, was für Probleme entstehen bei Kopplung?
    - CMOS Gatter Aufbau
     
    Grundsätzlich fragt er schon sehr genau, aber das Prüfungsklima ist angenehm.
    • 0


  8. Denis2017 added a post in a topic Messtechnik-Klausur 2014   

    @EtStudent
    Der zusammenhang für die zeitkonstante vom kondensator ist ja
    tau = 1/(2*PI*fg)
    Wir dimensionieren den kondensator CT für die grenzfrequenz von fg. (Tau = R*C) Von daher brauchen wir nur noch den widerstand finden, welcher zum kondensator gehört und dann sind alle größen bekannt um den kondensator zu dimensionieren.
    • 0